(54) CORRECTION SYSTEM FOR PROGRAM OF ELECTRONIC COMPUTER SYSTEM


(11) 62-113238 (A) (43) 25.5.19 (19) JP

(21) Appl. No. 60-252084 (22) 12.11.1985 (71) NEC CORP (72) YUKIO EBINO

(51) Int. Cl4. G06F9/06

PURPOSE: To improve the probability that the opportunity for correction is obtained and to correct a program speedily by detecting a correctable state in segment units.

CONSTITUTION: A central processor la has an interruption request means lla which requests the execution of a central processor lb to be interrupted, an analyzing means 12 which analyzes the execution state of the program in a main storage device 2, a correcting means 13 which corrects the program, and restart request means 14a which makes a request to restart the execution of the central processor lb interrupted by the interruption request of the interruption request means lla. The central processor lb has an interrupting means llb which accepts an interruption request from the central processor la and a restarting means l4b which accepts a restart request from the central processor la. Those means are realized by a correcting program in concrete. Further, the central processor la and central processor lb are so constitute as to have a mutual communication through a communication bus lc.



13: correcting means

(54) MICROINSTRUCTION GENERATION SYSTEM

(11) 62-113239 (A)

(43) 25.5.1987 (19) JP


(21) Appl. No. 60-253280 (22) 12.11.1985

(71) NEC CORP (72) IWAO NEGISHI

(51) Int. Cl4. G06F9/22

PURPOSE: To increase a processing speed by judging the occurrence of an urgent state through hardware and generating the 1st step of a specific microinstruction for urgent processing by setting a microinstruction register.

CONSTITUTION: An overflow state is judged by a control circuit 5 through hardware to send out an interruption request signal or trap request signal to a request detecting circuit 6. A request detecting circuit 6 receives this interruption request signal or trap request signal and sends out an urgent processing command signal to a sequencer 4 and a master setting and master resetting control circuit 5. Consequently, the control circuit 5 supplies a master setting signal from its master setting control circuit 51 to registers 21 and 22 of a microinstruction register 2 to generate the 1st step of overflow processing in the microinstruction register 2.



1: control storage. 6: request detecting circuit. 52: master resetting control circuit

(54) PROLOGUE PROCESSOR

(11) **62-113240** (A) (43) 25.5.1987 (19) JP


(21) Appl. No. 60-253420 (22) 12.11.1985

(71) NEC CORP (72) KIYOSHI MORISHIMA

(51) Int. Cl4. G06F9/44

PURPOSE: To execute a prologue at a high speed by stacking the address of a PT entry with the same predicate (PNAME) previously.

CONSTITUTION: Pointer register groups 41~43 hold the contents of the 2nd ~ the 4th fields read out to a readout register 3 respectively and pointer register groups 6 and 7 hold the contents of the 2nd and the 3rd fields read out to the readout register 3. A stack storage part 9 constitutes a stack and a selecting circuit 5 selects one of the pointer registers 41~43 and 6 and the stack storage part 9. Then while processing for the starting PT entry A₀ is carried on, the addresses of PT entries having the PNAME are written in the stack storage part 9. Therefore, when a back track is necessary, the internal addresses in the stack storage part 9 are used in order to read the PT entries having the same PNAME immediately.



⑩ 日本 国 特 許 庁 (JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62 - 113238

@Int_Cl.4

識別記号

庁内整理番号

磁公開 昭和62年(1987)5月25日

G 06 F 9/06

320

M - 7361 - 5B

審査請求 未請求 発明の数 1 (全5頁)

49発明の名称

電子計算機システムにおけるプログラム修正方式

②特 願 昭60-252084

20出 願 昭60(1985)11月12日

⑫発 明 者

海 老 野

征雄

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

⑪出 願 人 日本電気株式会社

砂代 理 人 弁理士 境 廣 巳

明和祖

1.発明の名称

電子計算機システムにおける プログラム修正方式

2.特許請求の範囲

電子計算機システムにおけるプログラム修正方 式において、

修正指示されたプログラムの修正箇所に含まれる全てのセグメントが実行中でなく且つ中断中でもない状態を検出する手段と、

接手段で上記状態が検出されたとき前記プログ ラムの実行を抑止した状態で前記修正箇所に対し 指定された修正を行なう手段と、

該手段による修正完了後に前記プログラムの実行の抑止を解除する手段とを具備したことを特徴とする電子計算機システムにおけるプログラム修正方式。

3.発明の詳細な説明

(産業上の利用分野)

本発明は電子計算機システムにおけるプログラ

ム修正方式に関し、特にオンライン性が損なわれるほど電子計算機システムが停止することなくプログラムの修正が可能なプログラム修正方式に関する。

〔従来の技術〕

従来、この種のプログラム修正方式としては、例えば特別昭59-35237号公様に見られるように、修正すべきプログラムで生成されるタスク(プロセス)が実行中でもなく且つ中断中でもないタイミングを捉えてそのプログラムの実行を抑止し、この状態で指定された修正を行なった後、修正後のプログラムの実行を再関する方式が知られている。

〔発明が解決しようとする問題点〕

しかし、上記健来方式は、修正すべきプログラムによるタスクが実行中でもなく且つ中断中でもないタイミングを修正可能なタイミングとしているため、修正箇所が僅かで済むような場合でもなかなか上記タイミングを捉えることができず、修正が遅くなるという問題点がある。即ち、一つの

特開昭62~113238 (2)

タスクを生成する一つのプログラムは多数のセグメントから構成され、その何れかのセグメントが実行中或いは中断中であればそのタスクは実行中或いは中断中となる。しかし、その一部のセグメントのみを修正する場合、他のセグメントが実行されていようが中断中であろうが問題なく修正できるから、修正すべきセグメント以外のセグメントの実行中或いは中断中もプログラムの修正をしないようにした従来の方式では、そのタスクが実行中或いは中断中でないタイミングを捉える機会が少なくなり、プログラムの修正が遅れてしまう。

本発明はこのような従来の問題点を解決したもので、その目的は、修正可能な状態をセグメント 単位で検知することにより修正可能な概会を捉え る確率を高め、プログラムの速やかな修正を可能 とすることにある。

(問題点を解決するための手段)

本免明は上記目的を達成するために、電子計算 概システムにおけるプログラム修正方式において、 修正指示されたプログラムの修正箇所に含まれ

ムを実行する中央処理装置18および中央処理装 蹴1bを有するマルチプロセッサ構成の電子計算 雌システムを示している。第1因において、中央 処理装置1aは、中央処理装置1bの実行の中骸 を要求する中断要求手段11aと、主記位装置2上 にあるプログラムの実行状態を解析する解析手段 12と、そのプログラムを修正する修正手段13と、 中断要求手段11mの中断要求によって中断された 中央処理装置16の実行を再開させる為の再開要 求を発する再関要求手段14 a とを有し、中央処理 袋置1bは、中央処理装置1aからの中断要求を 受付ける中断手段II b と、中央処理設置 I a から の再関要求を受付ける再勝手段14 b とを有してい る。これらの各手段は具体的には修正プログラム により実現される。また、中央処理装置!aと中 央処理整置16とは遺信パス1cで相互に遺信で きるように構成されている。

第2図は解析手段12で用いるプログラム実行状態の解析に必要な制御テーブル2g,2bの説明図であり、これらの制御テーブル2a,2bは主

る金てのセグメントが実行中でなく且つ中断中で もない状態を検出する手段と、

線手段で上記状態が検出されたとき前記プログラムの実行を抑止した状態で前記修正箇所に対し 担定された修正を行なう事際と、

該手段による修正完了後に前記プログラムの実 行の物止を解除する手段とを備える。

(性用)

修正指示されたプログラムの修正額所に含まれる全てのセグメントが実行中でなく且つ中断中でもない状態が検出されると、そのプログラムの実行が抑止された状態で前記修正箇所に対し指定された修正が行なわれ、その修正定下後に前記プログラムの実行の抑止が解除される。

(寅施併)

次に本発明の実施例について図面を参照して説明する。

第1回は本発明の方式が適用される電子計算機 システムの一実施例のブロック図であり、主記値 装置2を共用し、この主記憶装置2上のブログラ

記憶装置 2 上に置かれている。図中、制御テーブル 2 b は、主記憶装置 2 上に存在するプログラムのプログラムを21 b とそのプログラムに与えられたプロセス 書号22 b との対応表である。また、制御テーブル 2 a は、全プロセスの実行状態を表示するように更新されると同時に、中断されたプロセス制御テーブルであり、例えばプロセス番号21 a . プロセス実行状態 選子23 a および中断された参覧データセグメント記述子23 a および中断された参覧データセグメント記述子24 a が含まれている。

また、第3図は中断要求手段11aの処理の一例を示す流れ図、第4図は中断手段11bの処理の一例を示す流れ図、第4図は中断手段11bの処理の一例を示す流れ図、第6図は再間要求手段14aの処理の一例を示す流れ図、第7図は再開手段14bの処理の一例を示す流れ図および第8図は解析手段12の処理の一例を示す流れ図である。次に、各図を参照して主記位装置2上に存在するプログラムの修正を中央処理装置1aが遂行する際の本実能

特開昭62-113238 (3)

例の動作を説明する。

となる。

プログラムを修正する場合、図示しないシステムコンソール等から修正すべきプログラムのプログラム名、その修正箇所、修正内容等の情報を中央処理設置1 a に入力し、修正コマンドが与える。中央処理装置1 a によられると、先ず中新要求手段11 a による第3回の処理により中央処理装置1 b に対し適信パス1 c を用いて中央処理装置1 b に対しのプログラムを中断する要求を出す(S1)。中央処理装置1 b がこの要求を受付けると、中断平段11 b がこの要求を受付けると、中断平段11 b がこの要求を受付けると、中断平段11 b がこの要求を受付けると、中断平段11 b がこの要求を受付けると、中断の対策によりました。

一方、中央処理協定1 a は実行中断要求を出した後からたとえば所定時間経過後に中央処理設置1 b によって返避された実行状態を解析手段12により解析し、概念されたプログラムの修正箇所が

1bによって返避された実行状態を解析手段12に より解析し、指示されたプログラムの修正箇所が 上のプログラムすなわち金ブロセスの状態を表示 し、中央処理装置16で実行中のプログラムが中 断すると、中勝手段11bによりそのプログラムに 対応するプロセスの実行状態フラグ22 a. 中断さ れたプロセスの実行命令セグメント記述子23g。 参照データセグメント記述子24mもテーブルで a に退避されている。そこで、解析手段12は、第8 辺に示したように先ず修正すべきプログラム名を キーにして朗御チーブル2bを検索する (S50)。 そして、そこで求められたプロセス番号をキーに してプロセス制御テーブル 2 a を検索し (S51) 、 目的とする修正プログラムの中断状態を解析する (S52)。すなわち、修正したいプログラムの修 正箇所に含まれるセグメントが中断中のプロセス の命令セグメントおよびデータセグメントと重復

一方、重復している場合は、修正平段13による 修正を今回は蘇念し、再開要求平段14 m を起動す る (S 54)。 そして、例えば所定時間経過後の再

しているか否かを調べ、反復していなければ修正

可能と判断し、修正手段13を起動する (S53)。

佐正可能が否かを例えば後述する方法にて判断す る。そして、佐正可能であるならば、第5図の処 理を行なう修正手段13により指定されたプログラ ムの修正箇所を指定された内容となるように修正 レ (S20)、この修正が終了すると再開要求手段 14 a を起動する (S21)。 英関要求手段14 a は起 動されると、第8図に示す処理を行ない、休止状 盤にあった中央処理装置15に対し通信パス1c を介して起動要求を送る (S30)。 中央処理協置 1bはこの紀動響波があると、再期手段11bによ る第7回に示す処理により休止状態から実行再調 に移行する (S40)。この場合、中央処理装置 1 bの宴行中新時間は、中断手段11bによる中断開 始から国際手費14bによる真顔開始までであり、 高々コンマ数mac以下であるからオンライン性を 私と関字することはない。

次に、解析手段12の処理例について第8図を用いて詳単する。主記也装置2上に存在するプログラムには前述したようにプロセス番号が与えられている。また、制御チーブル20は主記値装置2

は行タイミングになった時点で、中断要求手段11 aを再起動する(S 55. S 56)。これにより、再び上述の一連の処理(S 1. S 10. S 11. S 50~ S 52)が行なわれ、ステップ S 52で修正可能と判定されたら修正手段13による修正が実行され、なおも修正不可能であれば修正可能な状態が現れるまで上述の動作が繰返される。なお、予め設定された回数だけの異試行を行なっても修正可能な状態にならない場合にはその旨を外部に表示して修正処理を新会するようにしても良い。

このように本実施例によれば、実行中のプログラムの修正が、動的に且つオンライン性を阻害せずに行なうことが可能となる。また、修正不可能と検知された場合、一旦中断したプログラムの実行を再開させ、その後再試行を行なうものであり、一回の修正コマンド入力によりほぼ確実に修正作業を終えることができる利点もある。

なお、以上の実施例では中央処理装置 1 b の実 行するプログラムを中央処理装置 1 a が修正する 場合を示したが、中央処理装置 1 a の実行するプ

特開昭62-113238 (4)

ログラムを中央処理装置 1 bが修正するときは、中央処理装置 1 bに中断要求手段11 a、解析手段12、修正手段13 および再開製求手段14 a を設け、中央処理装置 1 a に中断手段11 b および再開手段14 b を設ければ良く、互いに他の中央処理装置のプログラムの修正を行なわせるには各中央処理装置に中断要求手段11 a,解析手段12、修正手段13、再開要求手段14 a,中断手段11 b および再開手段14 b を設ければ良い。

また、本発明はマルチプロセッサ構成の電子計算機システムのみでなくシングルプロセッサ構成の電子計算機システムに対しても適用可能である。この場合、修正指示されたプログラムの修正協所に含まれる全てのセグメントが実行中でなく且つ中断中でもない状態を検出する手段と、この手段で上記状態が検出されたときそのプログラムの実行を抑止した状態で前記修正協所に対し指定された修正を行なう平段と、この手段による修正完了後に前記プログラムの実行の抑止を解除する平段とを実現するプログラムは、例えば前記等間略59

版の解析に必要な制御テーブル2a,2bの説明

第3回は中断要求手段11°aの処理の一例を示す 按れ図、

第4図は中断手段11bの処理の一例を示す流れ 図、

第5回は修正手段13の処理の一例を示す流れ図、 第6回は再開要求手段14aの処理の一例を示す 14れ図、

第7図は再開手段14bの処理の一例を示す彼れ 関および、

第.8 図は解析手段12の処理の一例を示す協れ図である。

図において、1 a、1 b は中央処理装置、2 は主紀位装置、11 a は中断型水手段、11 b は中断手段、12 は解析手段、13 は修正手段、14 a は再開要 水手段、14 b 耳師手段である。

特許出順人日本電気株式会社 代限人弁理士 填 度 已 ・35237号公報に記載されたようにオペレーティング・システムのタスクスケジュラーの出口にリンクされ、実行タスクが切換えられ次の実行タスクに制御が渡される査前に呼出されるサブルーチンとすることもできる。


(発明の効果)

以上説明したように、本発明では、修正指示されたプログラムの修正箇所に含まれるセグメント以外の前記プログラムのセグメントが実行中成いは中断中であっても、修正箇所に含まれるセグメント自体が実行中取いは中断中でない状態が発生すればこれが検出され、プログラムの修正が行なわれるので、プログラムの修正可能な状態を捉える確率が従来のタスク単位で検出する場合に比べ高くなり、その分だけプログラムの修正を速やかに行なうことができる効果がある。


4. 図飯の額単な段明

第1回は本発明の方式が適用される電子計算機 システムの一実施側のブロック図。

第2関は解析手段12で用いるプログラム実行状




制御テーブルの説明図 第 2 図



中断要求手段の処理の流れ図 第 3 図

中断手段の処理の流れ図 第 4 図

特開昭62-113238 (5)



本発明が適用される電子計算機システム の一例を示すブロック図 第 1 図

